Desain dengan state yang tidak terpakai

Sebuah rangkaian dengan flip-flop m akan 2m state. Ada saat ketika suatu rangkaian urutan dapat menggunakan kurang dari jumlah maksimum state. Menyatakan ada tidak digunakan dalam menetapkan rangkaian sekuensial tidak tercantum dalam state table. Ketika menyederhanakan fungsi masukan untuk flip-flop, state bekas dapat diperlakukan sebagai kondisi don’t care.

Mempertimbangkan state table ditampilkan dalam 6.14. ada lima state yang tercantum dalam tabel: 001010011100, dan 101. Tiga lainnya menyatakan, 000.110, dan 111, tidak digunakan. Ketika sebuah input 0 atau 1 adalah termasuk state ini tidak terpakai, kita memperoleh enam minterms: 0,1,12,13,14, dan 15. Kombinasi ini enam biner tidak tercantum dalam tabel di bawah kondisi sekarang dan input yang diperlakukan sebagai kondisi don’t care.

State table diperpanjang menjadi sebuah tabel eksitasi dengan flip-flop RS. Kondisi masukan flip-flop berasal dari state ini dan nilai-nilai state berikutnya dari state table. Karena RS flip-flop digunakan, kita perlu mengacu 6.10(a) tabel kebenaran untuk kondisi eksitasi dari jenis flip-flop.

Tiga flip-flop diberi nama variabel
A, B, dan C. variabel input x dan variabel keluaran y. Tabel eksitasi rangkaian menyediakan semua informasi yang dibutuhkan untuk desain rangkaian sekuensial.

Bagian sirkuit kombinasional dari sirkuit sekuensial disederhanakan dalam peta karnaugh. 6,29. ada tujuh peta dalam diagram. Enam peta adalah untuk menyederhanakan fungsi masukan untuk tiga RS flip-flop. Peta ketujuh adalah menyederhanakan output y. setiap peta memiliki enam X dalam kuadrat tidak peduli minterms 0,1,2,13,14, dan 15.

Kondisi don’t care dalam peta berasal dari X un kolom input flip-flop dari tabel. Fungsi disederhanakan terdaftar di bawah setiap peta. Diagram logika yang diperoleh dari fungsi Boolean ditunjukkan pada gambar 6-30.

Salah satu faktor diabaikan sampai titik ini dalam desain adalah keadaan awal dari rangkaian sekuensial. Bila daya pertama kali diaktifkan pada sistem digital, kita tidak tahu apa state flip-flop akan menetap. Ini adalah adat untuk memberikan masukan master-ulang yang tujuannya sinyal diterapkan ke semua flip-flop asynchronously sebelum operasi clockawal. Dalam kebanyakan kasus, flip-flop dihapus ke 0 oleh sinyal master reset, tapi beberapa mungkin di set ke 1. Sebagai contoh, rangkaian ara 6,30 awalnya mungkin akan diatur ulang ke keadaan ABC = 001, 000 karena state bukan state yang valid untuk sirkuit ini.

Tetapi bagaimana jika rangkaian tidak diatur ulang ke keadaan awal yang valid? Atau lebih buruk lagi bagaimana jika, karena sinyal suara atau karena alasan lain yang tidak terduga, sirkuit menemukan diri dalam satu state tidak sahnya? Dalam hal ini, kita perlu memastikan bahwa sirkuit akhirnya masuk ke salah satu state bagian yang valid sehingga dapat melanjutkan pengoperasian normal. Jika tidak, jika rangkaian urutan bersirkulasi antara state yang tidak valid, tidak akan ada cara untuk membawa kembali ke urutan yang dimaksudkan state transition. Meskipun seseorang dapat berasumsi bahwa kondisi ini tidak diinginkan tidak seharusnya terjadi, seorang desainer hati-hati harus memastikan bahwa situasi ini tidak pernah terjadi.

Hal ini dinyatakan sebelumnya yang menyatakan tidak terpakai dalam rangkaian urutan dapat dianggap sebagai kondisi don’t care. Setelah sirkuit dirancang, flip-flop m di dalam sistem dapat berada dalam salah satu dari 2^m state yang mungkin. Jika beberapa state ini diambil sebagai kondisi tidak peduli, sirkuit harus diselidiki untuk menentukan dampak dari state yang tidak terpakai. State berikutnya dari state-state tidak valid dapat ditentukan dari analisis rangkaian. Dalam kasus apapun, itu selalu bijaksana untuk menganalisis rangkaian yang diperoleh dari desain untuk memastikan bahwa tidak ada kesalahan yang dilakukan selama proses desain.

PROSEDUR DESAIN

Desain rangkaian urutan sisitem digital mulai dari satu set spesifikasi dan memuncak dalam diagram logika atau daftar fungsi Boolean dari mana diagram logika dapat diperoleh. berbeda dengan sirkuit kombinasional, yang sepenuhnya ditentukan oleh tabel kebenaran. Langkah pertama dalam merancang rangkaian sekuensial untuk mendapatkan tabel state atau representasi setara.

Sebuah rangkaian sekuensial sinkron terdiri dari flip-flop dan gerbang combinational,. Desain rangkaian terdiri dari memilih flip-flop dan kemudian menemukan struktur gerbang combinational, yang bersama dengan flip-flop, menghasilkan sirkuit yang memenuhi spesifikasi lain. Jumlah flip-flop ditentukan dari jumlah state yang diperlukan dalam sirkuit. Rangkaian combinational berasal dari tabel state dengan metode yang disajikan dalam bab ini. Bahkan sekali jenis dan jumlah flip-flop ditentukan, proses desain melibatkan sebuah transformasi dari masalah rangkaian urutan ke masalah sirkuit kombinasional. Dengan cara ini, teknik desain sirkuit combinational dapat diterapkan.

Bagian ini menyajikan prosedur untuk desain rangkaian sekuensial. Walaupun dimaksudkan untuk menjadi panduan bagi pemula, prosedur ini dapat dipersingkat dengan pengalaman. Prosedur ini pertama diringkas oleh daftar langkah yang disarankan berturut-turut:

1. Kata deskripsi dari perilaku sirkuit dinyatakan. Hal ini dapat disertai dengan diagram state,   diagram waktu, atau informasi terkait lainnya.

2. Dari informasi yang diberikan tentang sirkuit, mendapatkan state table.

3. Jumlah state mungkin dikurangi dengan metode s
tate reduction jika sirkuit sekuensial dapat dicirikan oleh hubungan input output independen dari sejumlah state.

4. Tetapkan nilai biner untuk masing-masing negara jika state mendapatkan tabel dalam langkah-langkah dua atau tiga mengandung simbol huruf

5. Tentukan jumlah flip-flop yang dibutuhkan dan menetapkan simbol surat kepada masing-masing.

6. Pilih jenis flip-flop yang akan digunakan.

7. Dari state table, menurunkan eksitasi sirkuit dan tabel output.

8. Menggunakan peta atau metode penyederhanaan lain, berasal fungsi sirkuit output dan fungsi masukan flip-flop

9. Menggambar diagram logika.

Spesifikasi Kata dari perilaku sirkuit biasanya mengasumsikan bahwa pembaca akrab dengan logika digital terminologi. Hal ini diperlukan bahwa penggunaan desainer intuisi dan pengalaman untuk sampai pada interpretasi yang benar dari spesifikasi sirkuit, karena keterangan kata mungkin tidak lengkap dan tidak tepat. Namun, sekali seperti spesifikasi telah ditetapkan dan state table yang diperoleh, adalah mungkin untuk menggunakan prosedur formal untuk merancang rangkaian.

Contoh yang mengikuti mengasumsikan bahwa jumlah state dan tugas biner untuk state-state yang dikenal. Sebagai konsekuensi, langkah 3 dan 4 desain tidak akan dipertimbangkan dalam diskusi berikutnya.

Sudah disebutkan bahwa m flip-flop dapat mewakili sampai 2^mstate yang berbeda. sirkuit mungkin tidak menggunakan state biner jika jumlah state kurang dari 2 ^m. state-state yang tidak digunakan diambil sebagai kondisi selama desain bagian rangkaian kombinasional dari sirkuit.

Jenis flip-flop yang digunakan mungkin dimasukkan dalam spesifikasi desain atau mungkin tergantung pada apa yang tersedia untuk desainer. Banyak sistem digital yang dibangun sepenuhnya dengan JK flip-flop karena mereka yang paling serbaguna yang tersedia. Ketika banyak jenis flip-flop yang tersedia, disarankan untuk menggunakan D flip-flop untuk aplikasi yang memerlukan transfer data (seperti register geser), jenis aplikasi Melibatkan T untuk melengkapi (seperti counter biner) dan jenis JK untuk aplikasi umum.

Informasi output eksternal yang ditentukan di bagian output dari tabel state. Dari itu kita dapat memperoleh fungsi sirkuit. Tabel eksitasi untuk sirkuit ini mirip dengan yang dari individu-flip flop, kecuali bahwa kondisi input ditentukan oleh informasi yang tersedia di kolom ini-state dari state table. Metode mendapatkan tabel eksitasi dan fungsi masukan flip-flop disederhanakan adalah yang terbaik diilustrasikan dengan contoh.

Kami ingin merancang rangkaian sekuensial state diagram sistem digital yang diberikan pada gambar 1. Jenis flip-flop yang akan digunakan adalah JK.

Diagram state terdiri dari empat state dengan nilai biner yang sudah ditetapkan. Karena garis diarahkan ditandai dengan satu digit biner tanpa slash, kami menyimpulkan bahwa ada satu variabel input dan variabel output (state bagian flip-flop dianggap sebagai output dari rangkaian). Kedua flip-flop untuk mewakili empat state ditujukan A dan B. variabel input ditunjuk x.

Tabel state untuk sirkuit ini, berasal dari diagram state, akan ditampilkan dalam tabel 1. Perhatikan bahwa tidak ada bagian output untuk sirkuit ini. Sekarang kita akan menunjukkan prosedur untuk mendapatkan tabel eksitasi dan struktur gerbang combinational.

Penurunan dari tabel eksitasi difasilitasi jika kita mengatur state table dalam bentuk yang berbeda. Formulir ini ditunjukkan dalam tabel 6-12, di mana state ini dan busur variabel input disusun dalam bentuk tabel kebenaran.

Nilai state berikutnya untuk setiap keadaan-state dan kondisi input disalin dari tabel 6-11. Tabel eksitasi dari sirkuit adalah daftar kondisi flip-flop yang akan menyebabkan keadaan transisi yang diperlukan dan merupakan fungsi dari jenis flip-flop yang digunakan. Karena contoh ini ditentukan JK flip-flop, kita perlu kolom untuk masukan J dan K flip-flop A (dilambangkan oleh JA dan KA) dan B (dinotasikan oleh JB dan KB).

Tabel eksitasi untuk flip flop JK-diperoleh dalam tabel 6-10 (b). tabel ini kini digunakan untuk mendapatkan tabel eksitasi dari sirkuit. Sebagai contoh, pada baris pertama dari tabel 6-12, kita memiliki transisi untuk A flip-flop dari 0 di state hadir untuk 0 di state berikutnya. Dalam tabel 6-10 (b), kita menemukan bahwa transisi state 0-0 dalam mensyaratkan bahwa masukan J = 0 dan masukan K = X. jadi 0 dan X akan disalin pada baris pertama di bawah JA dan KA, masing-masing. Sejak baris pertama juga menunjukkan transisi untuk B flip-flop dari 0 di state hadir untuk 0 di state berikutnya, 0 dan X akan disalin pada baris pertama di bawah JB dan KB. Baris kedua tabel 6-12 menunjukkan transisi untuk B flip-flop dari 0 di state hadir untuk 1 di state berikutnya.

Dari tabel 6.10 (b), kita menemukan bahwa transisi dari 0 ke 1 memerlukan 0 ke 1 memerlukan input yang J 1 = dan masukan K = X. Jadi 1 dan X akan disalin pada baris kedua di bawah JB dan KB, masing-masing. proses ini dilanjutkan untuk setiap baris tabel dan untuk setiap flip-flop, dengan kondisi input seperti ditentukan dalam tabel 6-10 (b) tidak dapat disalin ke dalam baris yang tepat dari flip-flop tertentu sedang dipertimbangkan.

Mari kita berhenti sejenak dan mempertimbangkan informasi yang tersedia dalam tabel eksitasi seperti Tabel 6-12. kita tahu bahwa rangkaian urutan terdiri dari sejumlah flip-flop dan rangkaian kombinasional. Gambar 6-24 menunjukkan dua JK flip-flop yang diperlukan untuk sirkuit dan kotak untuk mewakili rangkaian kombinasional. dari diagram blok, jelas bahwa output dari rangkaian kombinasional pergi ke input flip-flop dan keluaran eksternal (bila ditentukan). masukan ke sirkuit combinational adalah input eksternal dan nilai-nilai state kini-flip-flop. Apalagi, fungsi Boolean yang menentukan sirkuit combinational berasal dari sebuah tabel kebenaran yang menunjukkan hubungan input-output dari rangkaian. Tabel kebenaran yang menggambarkan rangkaian kombinasional tersedia pada tabel eksitasi. sirkuit masukan kombinasional yang ditentukan di bawah kolom saat ini state dan input, dan output-combinational sirkuit yang ditentukan di bawah kolom input flip-flop. demikian, tabel eksitasi mengubah diagram state untuk tabel kebenaran yang diperlukan untuk desain bagian combinational-sirkuit dari rangkaian sekuensial.

Fungsi Boolean disederhanakan untuk rangkaian kombinasional sekarang dapat diturunkan. Masukan adalah variabel A, B, dan x; output adalah variabel JA, KA, JB, dan KB.

Informasi dari tabel kebenaran ditransfer ke dalam peta Gambar. 6-25, di mana empat disederhanakan fungsi masukan flip-flop yang diturunkan:

JA = KA = Bx Bx

JB = x KB = (A () x)

Diagram logika digambarkan dalam Gambar. 6-26 dan terdiri dari dua flip-flop, dua gerbang AND, satu pintu gerbang eksklusif-NOR, dan satu inverter.

Tabel eksitasi dari rangkaian urutan dengan m flip-flop, input k per flip-flop, dan input eksternal n terdiri dari kolom m+n bagi state ini dan variabel masukan dan baris n sampai 2m terdaftar di beberapa hitungan biner.

Bagian state berikutnya memiliki kolom m, satu untuk setiap flip-flop. Nilai input flip-flop tercantum di kolom mk, satu untuk setiap masukan setiap flip-flop. Jika rangkaian berisi output j, tabel harus menyertakan kolom j. Tabel kebenaran dari rangkaian kombinasional diambil dari tabel eksitasi dengan mempertimbangkan ini mn- state dan kolom input sebagai masukan dan j mk nilai input flip-flop dan keluaran eksternal sebagai output.

Desain dengan D Flip-Flops.

Waktu yang diperlukan untuk merancang rangkaian urutan yang menggunakan D flip-flop dapat dipersingkat jika kita memanfaatkan fakta bahwa keadaan berikutnya dari flip-flop sama dengan masukan D nya sebelum ia penerapan sebuah pulsa sistem digital. Ini ditampilkan dalam tabel eksitasi dari flip-flop D yang tercantum dalam tabel 6-10 (c). Tabel eksitasi jelas menunjukkan bahwa D = Q (t 1), yang berarti bahwa nilai state berikutnya di state table menentukan kondisi masukan D langsung, sehingga tidak perlu untuk tabel eksitasi yang diperlukan dengan jenis flip- flop.

Prosedur desain dengan D flip-flop akan ditunjukkan melalui contoh. Kami ingin merancang rangkaian urutan sistem digital yang beroperasi sesuai dengan tabel state yang ditunjukkan dalam tabel 6-13. Tabel ini sama dengan state table dari Tabel 6-12 kecuali untuk kolom tambahan yang mencakup keluaran y. Untuk kasus ini, tidak perlu mencakup tabel eksitasi untuk DA masukan flip-flop dan DB sejak DA = A (t 1) dan DB = B (t 1). Fungsi masukan flip-flop dapat diperoleh secara langsung dari kolom state berikutnya A dan B dan dinyatakan dalam jumlah minterms sebagai berikut:

DA (A B,, x) = (2,4,5,6)

DB (A B,, x) = (1,3,5,6)

y (A B,, x) = (1,5)

Dimana A dan B nilai sekarang keadaan flip-flop A dan B, x adalah input, dan DA dan DB adalah fungsi masukan. Yang minterms untuk output y diperoleh dari output kolom dalam state table.

Fungsi Boolean disederhanakan dengan menggunakan peta diplot pada Gambar. 6-27. Fungsi sederhana adalah:

DA = AB 'Bx'

DB = A'x B'x Abx '

y = B'x

Diagram logika rangkaian sekuensial ditunjukkan pada Gambar. 6-28

Cara Membuat Akun Google Gmail dan Admob

Cara Membuat Akun Google Gmail dan Admob - Caranya sangat mudah cukup mengikuti  langkah langkah dibawah, sebelum ke topik artikel saya akan sedikit memberi tahu kelebihan dari akun google ini

AKUN GOOGLE LEBIH DARI SEKEDAR GMAIL

Bicara, chatting, berbagi, jadwal, menyimpan, mengatur, berkolaborasi, menemukan, dan menciptakan. Gunakan produk Google dari Gmail ke Google+ ke YouTube, melihat riwayat pencarian , semua dengan satu username dan password, semua didukung sepanjang waktu dan mudah untuk menemukan di Google.com

Akun Google  mengakses semua barang-barang Anda - Gmail, foto, dan banyak lagi - dari perangkat apapun Cari dengan mengambil gambar, atau suara. Dapatkan gratis turn-by-turn navigasi, meng-upload gambar  secara otomatis, dan bahkan membeli barang dengan ponsel  menggunakan Google Wallet.

BERBAGI SESUKA KITA

Bagi selektif dengan teman, keluarga  di Google+.Mulai hangout video dengan teman-teman, teks grup sekaligus, atau hanya mengikuti posting dari orang-orang yang memikat Anda. Panggilan Anda.

Dapatkan lompatan pada era berikutnya melakukan, well, semuanya. Watch sebagai rekan atau mitra penurunan foto, memperbarui spreadsheet, atau meningkatkan paragraf, secara real-time, dari 1.000 mil jauhnya. Google Docs adalah gratis dengan Akun Google

Bagi sobat yang ingin membuat akun Google Baru silahkan masuk ke  ALAMAT INI Dan silahkan ikuti langkah langkahnya

setelah sobat berhasil membuat akun google gmail, selanjutnya lengkapi pendaftaran sobat dengan membuat akun di id.admob.com silahkan sobat mengisi form pendaftaran sesuai dengan ketentuan layanan di idmob, masuk ke alamat ini intuk segera mendafar.

Selamat mencoba semoga bermanfaat artikel dari kami.. Amiin...

Goodluck..!!!!

 

 

Sumber: yuviter88

Cara Mengetahui Nomor HP Kita dikarenakan Lupa

Cara Mengetahui Nomor HP Kita dikarenakan Lupa - Mungkin sahabat pernah mengalami sewaktu mau mengisi pulsa tetapi sahabat lupa dengan Nomor HP Sendiri, mau mencoba misscall atau sms, pulsa sahabat tidak mencukupi. Atau sewaktu ada yang meminta Nomor HP sahabat selalu lupa dengan Nomor HP Sendiri. Nah mungkin diantara sahabat ada yang mengalami kejadian tersebut, ini dikarnakan Nomor HP yang sahabat pakai terdiri dari Nomor yang acak acakan sehingga sulit untuk dihafalkan.

Nah sekarang kita akan mencoba sharing bagaimana Cara Mengetahui Nomor HP Sendiri, Sebenarnya untuk Mengetahui Nomor HP Sendiri sangatlah mudah tetapi bagi sebagian orang ada yang mengabaikannya sehingga pada saat mereka lupa dengan Nomor HP Sendiri mereka kesulitan untuk mengetahui Nomor HP Sendiri miliknya.

Cara yang akan kita share merupakan cara untuk Mengetahui Nomor HP Sendiri All Operator di Indonesia saja. Berikut Cara Mengetahui Nomor HP Sendiri :

1. Cara Mengetahui Nomor TELKOMSEL (Simpati dan Kartu As)

• Untuk Cek Nomor tekan *808# lalu Call
• Untuk Cek Pulsa tekan *888# lalu Call
• Untuk Daftar Paket Internet tekan *363# lalu Call

2. Cara Mengetahui Nomor XL (Axiata)

• Untuk Cek Nomor tekan *123*7*1*1*1#
• Call Center 817
• Untuk Layanan yang lainnya bisa di cek di *123#

3. Cara Mengetahui Nomor INDOSAT (Mentari dan IM3)

• Untuk Cek Nomor tekan *777*8#
• Cek Pulsa dan Masa Aktif tekan *555#
• Untuk Layanan Lain tekan *777#

4. Cara Mengetahui Nomor AXIS

• Untuk Cek Nomor tekan *2#
• Untuk Informasi Pulsa tekan *888#

5. Cara Mengetahui Nomor TRI

• Untuk Cek Nomor tekan *998#
• Untuk Daftar Paket Internet tekan *123#
• Untuk Cek Pulsa tekan *123*8#

6. Cara Mengetahui Nomor SMART

• Untuk Cek Nomor tekan *551#

7. Cara Mengetahui Nomor FREN

• Untuk Cek Nomor ketik : STATUS lalu kirim ke 551

8. Cara Mengetahui Nomor CDMA 

• Gunakanlah HP CDMA dari Nokia
• Pada Menu Home tekan *3001#12345#
• Selanjutnya Pilih NAM1
• Lalu pilih MOBILE ID NUMBER                                                                                                                                                                Sumber: sundaboy          

Jaminan Kesehatan Keluarga PT Askes

PT Askes Persero sekarang telah berubah menjadi salah satu badan kesehatan yang dipercaya oleh Pemerintah untuk menjadi salah satu Badan Penyelenggara Jaminan Kesehatan (BPJS) mulai tahun depan yaitu tahun 2014. Jumlah peserta askes sampai sekarang ni tercatat 16,4 juta peserta Askes yang merupakan PNS/pensiun PNS, TNI, dan Polri. Askes sendiri menargetkan nantinya akan ada 121,4 juta peserta pada 2014. Asuransi Kesehatan telah menargetkan pada 2019 nantinya, semua warga negara Indonesia yang diperkirakan mencapai 260 juta jiwa akan mendapatkan cakupan universal (universal coverage).

Terkait dengan transformasi perubahan PT Askes (Persero) menjadi Badan Penyelenggara Jaminan Kesehatan (BPJS), jumlah anggota keluarga Pegawai Negeri Sipil (PNS) yang dijamin asuransi kesehatannya oleh perusahaan tersebut kini bertambah, dari semula empat orang (suami, istri dan dua anak) sekarang bertambah menjadi berjumlah lima orang yaitu (suami, istri dan tiga anak).

PT Askes (Persero) merupakan Badan Usaha Milik Negara yang ditugaskan khusus oleh pemerintah untuk menyelenggarakan jaminan pemeliharaan kesehatan bagi Pegawai Negeri Sipil, Penerima Pensiun PNS dan TNI/POLRI, Veteran, Perintis Kemerdekaan beserta keluarganya dan Badan Usaha lainnya. Inilah yang dimaksud dengan pengertian PT askes yang akan berubah menjadi >Badan Penyelenggara Jaminan Kesehatan (BPJS) pada tahun 2014 nantinya.

Hal ini diungkapkan oleh Direktur Utama PT Askes Fachmi Idris seperti tertuang dalam situs resmi Sekretariat Kabinet yaitu www.setkab.go.id, seperti dikutip Minggu (28/4/2013). Yang menyetakan bahwasannya bertambahnya jumlah tertanggung Askes bagi keluarga PNS ini merupakan bagian dari transformasi perseroan menjadi Badan Penyelenggara Jaminan Sosial (BPJS) pada 1 Januari 2014 mendatang.

Menurut Fachmi Idris, penandatanganan kerja sama itu dimaksudkan memastikan kevalidan data PNS yang dijamin oleh PT Askes. Dengan transformasi PT Askes menjadi BPJS mulai 1 Januari 2014 mendaang, maka instansi yang sebelumnya merupakan BUMN itu kini bertindak sebagai badan publik yang bertanggung jawab kepada presiden. Sehingga pelayanan yang diberikan meluas meliputi pula peserta Jamkesnas dan Jamsostek.

Sedangkan Kepala Manajer Provider PT Askes Muhammad Edison, Sabtu ( 13/4) di RSUD Dr Moewardi Solo kembali mengungkapkan bahwa : " Mulai 1 Januari 2014, lembaga yang menangani jaminan sosial kesehatan masyarakat hanya PT Askes. Yang sudah ada di daerah saat ini disatukan jadi satu dalam Sistem Jaminan Sosial Nasional."

Semoga dengan adanya perubahan PT askes ini akan memberikan pelayanan kesehatan yang lebih baik kepada semua peserta askes PNS/pensiun PNS, TNI, dan Polri sehingga hal ini akan meningkatkan derajat kesehatan bangsa Indonesia juga.